پردازنده‌های چهار هسته‌ا‌ی "Native" به غوغای X86 پیوستند.
با توجه به تبلیغات وسیعی که AMD تا کنون از این پردازنده خود کرده است مطمئنا اسم آن را تا کنون شنیده‌اید اما نکته‌ای که ما را وادار به نوشتن این خبر کرده سخن گفتن از طراحی چهار هسته “Native” است.

آرش بطنی
۳۰ مهر ۱۳۸۶
arash@sakhtafzar.com

کمپانی AMD به تازگی از برنامه زمان‌ بندی پرده‌ برداری از یک واحد پردازنده چهارهسته‌ای(Quad Core) در 10 سپتامبرخبر داد و رقیب خود اینتل را که یک دوره آرام و بی رقیب را پشت سر گذاشته دوباره به مبارزه دعوت کرده. این پردازنده چهار هسته‌ای که با اسم رمز بارسلونا (Barcelona) ارائه می‌شود، به قول AMD از طراحی "Native" برخوردار است و نخستین پردازنده چهارهسته‌ای AMD است که برای مهاجرت از معماری K8 به محصولی کاملتر و با کارایی بالاتر، در مقایسه با معماری هسته جدید اینتل که در خطوط پردازنده های Core 2 Duo استفاده شده، طراحی شده است.

با توجه به تبلیغات وسیعی که AMD تا کنون از این پردازنده خود کرده است مطمئنا اسم آن را تا کنون شنیده‌اید اما نکته‌ای که ما را وادار به نوشتن این خبر کرده سخن گفتن از طراحی چهار هسته “Native” است. در حقیقت منظور از پردازنده‌ای با طراحی Native پردازنده‌ای است که پایه و مبنای طراحی آن یک پردازنده با چهار هسته‌ی مستقل است این در حالی است که به گفته AMD کمپانی رقیب در پردازنده‌های چهار هسته‌ای خود معماری جدیدی را از خود نشان نداده و تنها با یک ابتکار، از دو پردازنده دوهسته‌ای (بر روی دو سطح جداگانه Die) یک پردازنده چهار هسته‌ای تولید کرده است.

نسل بعدی پردازنده های Opteron چهار هسته X86 (با کارایی افزایش یافته) را در کنار هم قرارداده، که هر هسته دارای 512 کیلوبایت حافظه کش L2 ویک واحد ارتقاء یافته 128 بیتی ممیز شناور (Floating Point)هستند. هسته‌ها بوسیله 2 مگابایت حافظه کش مشترک L3 و یک کنترلر حافظه بهینه شده که تاچهار اتصال 16 بیتی از نوع HyperTransport و یک واسط 128 بیتی دوکاناله DDR2/DDR3 را پشتیبانی می کند، در کنارهم قرارداده شده‌اند.

در این طراحی بیش از 460 میلیون ترانزیستور به کار رفته، که حدود 120 میلیون کمتر از چهار هسته‌ای‌های اینتل است، که خودش شامل دو چیپ دو هسته‌ای در یک پکیج بوده و دارای اسم رمز Clovertown می‌باشد. چیپ AMD با عایق سیلیکون(SOI)ا 65 نانومتری، در فرآیند CMOS با فشار خط کشی دوبرابر و SiGe جاسازی شده برای برای سورس / درین pMOS، ساخته شده است. در این طراحی از 11 لایه مس بهم متصل و دی الکتریک پیشرفته low-k استفاده شده که هسته‌ها را بهم متصل می‌سازد. فشار دوگانه خط کشنده‌های نیترید با SiGe تعبیه شده در نواحی سورس/درین ، قابلیت تحرک را در کانال های p و n افزایش می دهد ، و در نتیجه جریان بیشتری انتقال می یابد . همانطور که پیش از ، ساختار تکنولوژی 65 نانومتری AMD بر روی زیر لایه SOI می تواند مقاومت latch-up را افزایش داده و از اثرات کانال کوتاه در طراحی مشابه bulk-silicon بکاهد.

کارایی‌های ترانزیستورهای اینتل Woodcrest و AMD Barcelona بطور نسبتا نزدیکی با هم مطابقت دارند ، با اینکه نشتی گیت‌های Barcelona نصف Woodcrest است . این مسئله چندان تعجب برانگیز نیست ، به این دلیل که اینتل در گیتها از دی الکتریک هایی 25درصد باریک‌تر استفاده کرده است . طراحی AMD دائماً نشتی دی الکتریک گیت کمتری نسبت به اینتل نشان می‌دهد، بخصوص در pFET‌ها. هدایت جریان برای هر دو نظیر هم است، با اینکه در Barcelona بطور مرزی در pFETها بیشتر است اما درnFETها مقدار کمتری است. اگرچه، جریان نشتی (I_off) برای nFETها 2 تا 5 برابر در Woodcrest کمتر است، پیشنهاد بر بهینه سازی بیشتر ترانزیستورهای AMD است. به دلیل اینکه AMD و اینتل همواره کل پکیج را بررسی کرده‌اند، سطح کارایی سیستم برای یک کاربرد خاص عموماً حرف پایانی است. این اطلاعات هنوز برای Barcelona موجود نیست.

برخی از تغییراتی که توسط AMD انجام شده با اهداف زیر بوده است :

1) افزایش پهنای باند اجرای عملیات، و در نتیجه آن افزایش لود بر سیکل از کش. این موضوع بایستی کارایی ENCoding ویدئو را افزایش دهد.

2) افزایش کارایی با اضافه کردن یک انشعاب(branch) پیش بینی کننده غیر مستقیم، که انشعاب‌های غیرپیش بینی شده را کاهش داده و کارایی پردازنده را افزایش می دهد. این بهینه سازی معماری که در معماری Barcelona اتخاذ شده است، از عملکرد اینتل در Prescott پیروی می کند.

3) لود جانبی اعمال تکراری خاص با سخت افزار اختصاصی، با استفاده از یک باند جانبی بهینه ساز پشته. در عمل این روش مشابه مدیریت اختصاصی پشته اینتل، تعدادی لود را از دیکدرهای پردازنده بر میدارد و از تراکم خط لوله ارتباطی پردازنده(Pipe line) می‌کاهد.

4) افزودن قابلیت مرتب کردن لود دستورالعمل‌ها و فعال کردن دسترسی بهینه به حافظه، این مسئله مجددا در کاهش سرعت لود دستورالعمل کاربرد دارد، مشابه قابلیت موجود در معماری پردازنده Core2 اینتل.

5) کاهش فرکانس سوئیچینگ بین خواندن و نوشتن اعمال کنترل حافظه با استفاده از عمل "همزمان سازی نوشتن". در استاندارد حافظه‌های DDR2، خواندن یا نوشتن می‌تواند در هر Clock انجام گیرد( اما نه بصورت همزمان)، که این سوئیچ مسئله تاخیر را مطرح می کند. در مورد اینتل، معماری ماژول‌های حافظه دوگانه کاملا بافر شده، این امکان را می‌دهد که این عملیات‌ها بصورت همزمان صورت گیرند.

6) بهینه سازی کارایی چیپ با اضافه کردن یک پیش واکشنده (Prefetcher) از نوع DRAM بهمراه کنترلر حافظه، که تا پیش از این وجود نداشت (هرچند که پیش واکشنده بطور گسترده ای در قسمت ها و اجزاء مختلفی از ریزپردازنده مورد استفاده قرار گرفته بود). این پیش واکشنده درخواست های مختلف حافظه را برای پیش بینی درخواستها و بمنظور تشخیص و کشیدن داده‌هایی که احتمالا در آینده مورد استفاده قرار خواهد گرفت، دیده بانی می‌کند . البته این‌ها در بافر جداگانه نگه داشته می شوند.

هر هسته شامل PLL مربوط به خود ، سیستم توزیع کلاک و شبکه توان، با قابلیت مدیریت مستقل توان/کارایی (ولتاژ هسته و فرکانس‌های اختصاصی هسته مستقل ازپل شمالی عمل می کنند) است.

این مسئله پردازنده را قادر می‌سازد تا در حالیکه با سرعت حداکثر برای سرویس دهی به حافظه DDR2/3 و ترافیک HyperTransport در حال کار است، توانایی مدیریت توان مصرفی را داشته و در اصطلاح power-efficient خود را همچنان حفظ کند.

AMD کنتر‌لرهای دما را برای هر هسته با توزیع 8 سنسور ریموت دما در طول هسته ها و 6 سنسور اضافی در بلوک پل شمالی ترکیب کرده است . کنترولرها، دما را تا محدوده‌های از پیش تعیین شده دنبال می‌کنند و وضعیت ذخیره توان (Power-Saving) را بر می‌گزینند.

حافظه کش این پردازنده با استاندارد سلول حافظه 6T ساخته شده است . AMD امکان میزان سازی سنتی زمان پالس نوشتن پس از ساخت وسیله را ، با فعال کردن قابلیت برنامه‌نویسی فیوزهای الکتریکی مهیا کرده است. این مسئله قابلیت تغییرات اندازه در محدوده ای از سایز کش ها را هم فراهم می کند .

بنظر می رسد اینتل و AMD طراحی های خود را بطور متفاوتی بهینه کرده‌اند، به همین دلیل اینتل دارای جریان نشتی I_off کمتر، و AMD دارای نشتی دی الکتریک گیت ،کمتر می باشد. چگونگی تاثیر آنها در کارایی مجموعه سیستم در طول زمان دیده خواهد شد.

زمانی که این کشتی شروع به حرکت کرد، تکنولوژی پیشرفته بکارگیری معماری Penryn را تا قبل از معرفی تکنولوژی 45نانومتری AMD بسیارمشکل و یا ناشدنی می‌دانست. اینتل نه تنها با AMD در فرکانس بالاتر برای بر سر داشتن تاج تکنولوژی مسابقه می‌دهد، بلکه این مسابقه را با گروه صنعتی ماتسوشیتا الکتریک نیز برای برای داشتن فناوری ساخت برتر، ادامه می دهد. در این مسابقه نامرئی، ماتسوشیتا ممکن است در تجاری کردن فن آوری 45 نانومتری اینتل را درنوردد،(ولو بدون ارائه یک گیت high-k). AMD تصمیم گرفته تا در این دعوا شرکت نکند، وترجیحاً همان اهداف ساخت خود را در جدول زمانی خودش به انجام برساند.