در ساختار حافظه های دینامیکی ، همانطور که در شکل 5 نشان داده شده است و قبلا نیز اشاره شد ، از یک خازن و یک ترانزیستور استفاده شده است . خازن مورد نظر در هر سلول حافظه یا دارای شارژ است و یا خالی از شارژ می باشد . هنگامی که خازن شارژ شده است (منطق 1)، این شارژ با مرور زمان از طریق جریان نشتی ، تخلیه می شود . این تخلیه شارژ باعث پایین آمدن ولتاژ خازن شده و اگر این ولتاژ از مقدار مجاز پایین تر رود ، دیگر معرف سطح منطقی 1 نخواهد بود . به منظور جلوگیری از این اتفاق ، مداراتی به حافظه دینامیکی اضافه می گردد که مدارات Refresh نامیده می شوند . کار این مدارات ، به روزرسانی اطلاعات حافظه ها می باشد . در حقیقت ، سطح ولتاژ خانه های حافظه دارای منطق 1 را در ولتاژ مرتبط به آن منطق ، و سطح ولتاژ خانه های حافظه دارای منطق صفر را در ولتاژ مرتبط به آن منطق نگاه می دارند .

در رابطه (1) ، Cs خازن حافظه دینامیکی ، Vs ولتاژ این خازن و I_L جریان نشتی می باشد .

شکل 13 : نمودار ولتاژ خازن حافظه دینامیکی بر اساس زمان در اثر جریان نشتی ، بدون مدار به روزرسان

همانطور که در شکل 13 نشان داده شده است ، ولتاژ خازن در اثر جریان نشتی با زمان کاهش می یابد . ولتاژی با نام ولتاژ V1 در این شکل نمایش داده شده است . این ولتاژ حداقل ولتاژی است که می تواند سطح منطق 1 را نمایش دهد . در نتیجه زمان t_h زمانی است که قبل از آن باید عمل به روز رسانی انجام پذیرد . و فرکانس به روز رسانی از رابطه 3 بدست می آید . زمان به روزرسانی در حدود چند میلی ثانیه می باشد و در نتیجه برای رسیدن به چنین زمانی ، لازم است طول عمر حاملهای اقلیت در سیلیکان در حدود 25 میکرو ثانیه باشد . مقادیر در رابطه (4) ، چنین معرفی می شوند :

در نتیجه ، تعداد ناخالصی ها در سیلیکان ، بسیار در این امر اهمیت دارد .

در مرجع [4] ، به بررسی جریان Leakage  و یا همان جریان نشتی پرداخته شده است . این موضوع در تعیین زمان نگاهداری (و به روز رسانی) حافظه بسیار مهم است . همانطور که در شکل 14 مشاهده می شود ، اجزای تشکیل دهنده جریان نشتی در یک سلول حافظه عبارتند از : GIDL (1) ، Junction (2) ، SubVt (3) ، Vertical Parasitic (4) ، SubSTI (5) ، Node (6) ، Gate (7) و Passing wordline (8) . این اجزا در سه گروه دسته بندی می شوند : (1) و (2) به عنوان pn-leakages ، (3) تا (5) به عنوان Sub-threshold leakages و (6) تا (8) به عنوان Dielectric Leakages . مجموع اینها کل جریان نشتی را مشخص می کند و درنتیجه مشخص کننده زمان نگاهداری (و به روز رسانی) سیستم می باشد . در این مقاله ما به بررسی (1) و (2) که مهمترین عاملها در این جریان می باشند می پردازیم . توزیع زمان نگاهداری ( retention time ) از دو توزیع لگاریتمی- نرمال که از خطی مستقیم تشکیل یافته است ، مانند شکل 15 ، در یک احتمال تجمعی تشکیل یافته است . دو شاخه  intrinsic (main) ( اصلی )  و extrinsic (tail) ( دنباله) در منحنی مشاهده می شود .

شکل14 : اجزای تشکیل دهنده جریان نشتی در یک سلول حافظه دینامیکی

شکل 15 : منحنی های نگاهداری (Passive retention) برای یک سلول حافظه

مربع ها در شکل نشان دهنده نقاط اندازه گیری انرژی فعال سازی در سلول خاص است

تنها توزیع دنباله (Tail) منحنی شکل 15 که از سلولهایی با زمانهای نگاهداری کوتاهتری تشکیل شده است ، و  تعداد خیلی کمی از کل خانه های حافظه را شامل می شود ،  عملکرد DRAM را محدود می نماید و ساخت قطعه نیز محدود به آن است . بسیاری از محققین بر روی این قسمت از منحنی در حال بررسی می باشند [5] , [7] , [6] و [8].

در [6] بر اساس شبیه سازیها ، جریانهای تولید و بازترکیب (G-R) حاصل از Au و Zn به عنوان جزء اصلی این جریان پیشنهاد شده است . در [5] یک مکانیزم Thermionic field enhanced (TFE) که از ناحیه اتصالی حاصل می شود به عنوان عامل اصلی پیشنهاد شده است و در نهایت در [7,8] ، GIDL به عنوان یکی از مهمترین مسیرهای توزیع دنباله tail در MOS های مدرن ، معرفی شده است .

در اکثر تحقیقات اندازه گیری ها به صورت کلی در یک حجم زیاد سلولهای حافظه انجام شده است . از آنجایی که سلولهای دنباله (trail) تنها در حدود 10^-6 عدد از حجم کلی سلولها را در بر می گیرند ، در نتیجه با این روش محاسبه اثر آنها به درستی محاسبه نخواهد شد . ما فکر می کنیم که باید روشی را بکار برد که اثرات طبیعی و خصوصیات سلولهای دنباله را مستقیما محاسبه نماید :

1)       حجمهای کمی از حافظه را در بر داشته باشد که بتوان سلولهای دنباله را از کل حافظه بیرون کشید و به صورت محلی بررسی کرد .

2)       اندازه گیری جریانهای کوچک انجام پذیرد ، زیرا زمان نگاهداری t_ret  یک اندازه گیری دقیق از کل جریانهای نشتی است .

برای انجام آزمایش و مشخص کردن خصوصیات حافظه ، به صورت سلولهای انفرادی ، مانند شکل 16 عمل می شود .

شکل 16: مراحل مشخص کردن خصوصیات سلولهای حافظه

نتایج حاصل برای انرژی های فعال سازی ، با روش ذکر شده در فوق (محاسبه به صورت مجزا و انفرادی برای سلولها) در شکل 17 آمده است .

شکل 17 : انرژیهای فعال سازی برای سلولهای انتخاب شده از نقاط A-C بر روی منحنی نگاهداری (شکل 15 و 14)